SEMICONDUCTOR STORAGE DEVICE

Patent number:

JP63206994

Publication date:

1988-08-26

Inventor:

UESUGI MASARU; others: 01

Applicant:

OKI ELECTRIC IND CO LTD

Classification:

- international:

G11C11/34

- european:


Application number:

JP19870039513 19870223

Priority number(s):

Abstract of JP63206994

PURPOSE: To cope with the difference of refresh time caused by the bit variance by realizing the switch between the external control refresh and the internal control refresh via an external input. CONSTITUTION:A refresh mode set by the external control is selected by a refresh controller 31 and the original refresh time of a chip is monitored by a memory tester, etc. Then the optimum value obtained from said monitored value is set at a timer counter 32 in terms of time. Thus the refresh time needed for the chip is set and therefore programmed. Then the controller 31 selects a refresh mode set by the internal control and a semiconductor memory device is actuated. Thus it is possible to cope with the difference of refresh time and to perform a refresh action in an optimum refresh cycle.



Data supplied from the esp@cenet database - Worldwide

⑩ 日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭63 - 206994

@Int Cl.4

識別記号 363

庁内整理番号

④公開 昭和63年(1988)8月26日

G 11 C 11/34

M - 8522 - 5B

審査請求 未請求 発明の数 1

の発明の名称

半導体メモリ装置

②特 願 昭62-39513

朥

砂出 願 昭62(1987)2月23日

杉 ⑫発 明 者 上 ⑰発 明 者 重 実 岡

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

沖電気工業株式会社 ①出 願 人

東京都港区虎ノ門1丁目7番12号,沖電気工業株式会社内 東京都港区虎ノ門1丁目7番12号

郊代 理 人 弁理士 柿本 恭成

明如書

1. 発明の名称

半導体メモリ設置

2. 特許請求の範囲

ダイナミック型メモリセルに対するメモリ動作 とは非同期に内部リフレッシュ倡号を発生してそ のメモリセルをリフレッシュさせる内部リフレッ シュ回路を有する半導体メモリ装置において、

前記内部リフレッシュ回路は、

外部制御によるリフレッシュモードと内部制御 によるリフレッシュモードとのいずれかを外部入 力により選択するリフレッシュコントローラと、

外部の要求により設定された時間間隔で前記内 部リフレッシュ信号を出力するタイマカウンタと を備えたことを特徴とする半導体メモリ装置。

3.発明の詳細な説明

(産業上の利用分野)

本発明は、ダイナミック型メモリセルを有する 半導体メモリ装置、特に外部制御によるリフレッ シュモードと内部制御によるリフレッシュモード との切換方式に関するものである。

(従来の技術)

半導体メモリ装置のうち、随時読み書き可能な メモリ(以下、RAH という)としてスタティック 型RAH (以下、SRAHという)とダイナミック型 RAM (以下、DRAHという)とがある。DRAMはSRAM と異なり、メモリセルに記憶されたデータを放置 しておけば、その記憶データを失なうという性質 があるが、SRAHに比べて1メモリセルの構成衆子 数が少ないため、集積回路化する場合、1メモリ セルの占有面積がSRAHに比べて小さいので高集積 化に向き、大容量のメモリとして広く用いられて いる。DRAMは一定時間ごとにメモリセルへ再書き 込み(すなわち、リフレッシュ)を行う必要があ るが、このリフレッシュ操作を簡単化してSRANと 同様な使用法が可能となるように種々の提案がな されている.

従来、この種の技術としては、①ダイジェスト オブ テクニカル ペーパーズ (DIGEST OF TECHNICAL PAPERS), (1986-2-21) TH A ー イー イー インターナショナル ソリッド ・ステイト サーキットス コンファレンス (IEEE International Solid-State Circuits Conference) (米) 「ア ワンメガビットバーチ ュアリイ エスラム (A 1Hb Virtually SRAH) 」 P.252 -253 、及び②ダイジェスト オブ テク ニカル ペーパーズ (DIGEST OF TECHNICAL PAPERS)、アイ イー イー イ ー シンポジ ウム オン ブイエルエスアイ テクノロジィ (IEEE SYMPOSIUM ON VLSI TECHNOLOGY) (米) 「セルフ・アラインド リフレッシュ スキー ムフォー ブイエルエスアイ インテリジュント ダイナミック ラムズ (Self-Aligned Refresh Schem for VLSI Intelligent Dynamic RAMs) P.85-86、に配載されるものがあった。以下、そ の構成を図を用いて説明する.

第2図は前記文献①に記載された従来の半導体

以上の構成において、行アドレスバッファ2から入力された行アドレスAO〜A8, A17, A18 が選択回路6を通してメモリマクロセル1に供給され、さらにそのメモリマクロセル1に列アドレスバッファ3を介して列アドレスA9〜A16 が入力されると、その行アドレスAO〜A8, A17, A18 及び列アドレスA9〜A16 はメモリマクロセル1内で解説されそのメモリマクロセル1内で解説されそのメモリマクロセル1内で解説されたのメモリマクロセル1内で解説されたのメモリセルが選択される。この選択されたメモリセルは、図示しないコントロール回路によりデータの読み出しか、または書き込みかが指定され、読み出しの場合には入口が介えまして出力され、書き込みの場合には入出力バッファフを通して入力されるデータをそのメモリセルに格納する。

内部リフレッシュ回路4は内部リフレッシュ信号を一定の周期で出力し、リフレッシュアドレスカウンタ5に与える。リフレッシュアドレスカウンタ5はリフレッシュ用のアドレスを生成し、そのアドレスを選択回路6を通してメモリマクロセ

メモリ装置 (DRAM) の概略構成図である。

このDRAHは、集積回路上で、DRAHセルにのみ必要な記憶情報の更新のためのリフレッシュ動作を行わせることにより、チップ外部からはSRAHとして使用できるようにした回路で、VSRAM(VIRTUALLY SRAH)といわれている。

VSRAM は、DRAMメモリセル群及びデコード等を有するメモリマクロセル1、行アドレスAO~A8、A17、A18を入力する行アドレスバッファ2、列アドレスA9~A16を入力する列アドレスバッファ3、リフレッシュタイマ等を有し内部リフレッシュ信号を出力する内部リフレッシュ国路4、及び内部リフレッシュ信号によりリフレッシュ用のアドレスを生成するリフレッシュアドレスカウンクラを備え、行アドレスパッファ2の出力とのいずれかロトが選択回路6により選択されてメモリマクロセル1に接続される。またメモリマクロセル1に接続される。またメモリマクス力および情報の出力を行う入出力バッファフが接続されている。

ル1へ供給する。すると、メモリマクロセル1ではリフレッシュ用のアドレスを解読し、その解読 結果に基づきメモリセルを選択し、そのメモリセ ルに対してリフレッシュを行う。

ここで、メモリアクセス動作とリフレッシュ動 作とは完全に非同期で行われる。そのため、メモ リアクセス動作の命令とリフレッシュ動作の命令 とが同時にメモリセルに要求されることがある。 このような場合、リフレッシュ動作はメモリデー タ保持の必要条件なので、チップ内部において選 択回路.6 によりリフレッシュアドレスカウンタ5 の出力を選択させてその出力をメモリマクロセル 1に与え、リフレッシュ動作を優先させ、しかる 後、選択回路6により行アドレスバッファ2の出 力をメモリマクロセル1に与えて通常のメモリア クセスを行うようにしている. チップ内部では通 常のメモリアクセス動作とリフレッシュ動作の競 合時、1回のメモリアクセスに対し、リフレッシ ュアクセスと本来のメモリアクセスとの2回のア クセスが行われることにより、それによって完全 なリフレッシュが行れる代りに、本来のメモリア クセスタイムが内部リフレッシュ分遅れることに なる。

また、リフレッシュ動作の周期は内部リフレッシュ回路4から出力される内部リフレッシュ信号により決定されるが、それを決定するためにはメモリセルに対するデータ保持時間をテストし、最もデータ保持時間の知いメモリセルを逃避として一定のリフレッシュ周期を決定していた。ところが、温度変化等によってメモリセルのデータ保持時間が変化するため、種々の条件でのデータ保持時間のテストが必要になるばかりか、十分に余裕をもたせるためにリフレッシュ周期を短かめの時間に設定せざるを得なかった。そのため、テストに要するコストが高くなり、さらにリフレッシュ周期が短いために消費電力が増大するという欠点があった。

そこで、この欠点を除去するために上記文献の では、内部リフレッシュ信号の周期を決定する方 法として、内部リフレッシュ回路4内に、チップ

を行ってしまうため、前記のようなリフレッシュ 時間のばらつきまでモニタすることができなかっ た。すなわち、ビットばらつきによるリフレッシュ時間の違いに対応してリフレッシュ周期を最適 値に変更することができなかった。

本発明は前記従来技術が持っていた問題点として、ビットばらつきによるリフレッシュ時間の違いに対応してリフレッシュ周期を最適値に変更することができない点について解決した半導体メモリ装置を提供するものである。

(問題点を解決するための手段)

本発明は前記同題点を解決するために、DRAHメモリセルに対するメモリ動作とは非同期に内部リフレッシュ信号を発生してそのメモリセルをリフレッシュさせる内部リフレッシュ回路を有する半導体メモリ装置において、前記内部リフレッシュ回路は、外部制御によるリフレッシュモードと内部制御によるリフレッシュモードとのいずれかを外部入力により選択するリフレッシュコントローラと、外部の要求により設定された時間間隔で前

内部のメモリセルリフレッシュ特性を示すモニタセルと、そのモニタセルのリーク状態を検出するリークセンサとを設け、そのリークセンサによってモニタセルのデータ保持時間をモニタし、チップ内部のリフレッシュ周期を自動的に決定している。このようにリフレッシュ周期を自動的に自己整合(self align)することにより、リフレッシュ動作により消費する電力の削減と、リフレッシュホールドタイムのテストに要するコストの削減を図っている。

(発明が解決しようとする問題点)

しかしながら、上記文献②の技術では、高密度 メモリの場合、リフレッシュ特性そのものをモニ タすることは可能であっても、各ビットのメモリ セルのばらつきにより生ずるリフレッシュ時間の ばらつきをモニタし、そのリフレッシュ時間の最 小値を基準にしてリフレッシュ周期を決定しよう としても、その時間内に、全ビットのメモリセル を1つのモニタセルとみてその全体的な電圧低下 をリークセンサで検出して強制的にリフレッシュ

記内部リフレッシュ信号を出力するタイマカウン タとを備えたものである。

(作用)

本発明によれば、以上のように半導体メモリ装置を構成したので、リフレッシュコントローラにより外部制御によるリフレッシュ時間をメモリテスタ等でモニタし、そのモニタ値から得られる最適値をタイマカウンタに時間設定することによってする。しかる後、リフレッシュ時間をプログラムする。しかる後、リフレッシュモードを選択し、半導体メモリ装置を動作させれば、ビットばらつきによるリフレッシュ周期でリフレッシュ動作が行える。従って前記問題点を除去できるのである。

(実施例)

第1図は本発明の実施例を示す半導体メモリ装置の構成ブロック図である。

この半導体メモリ装置はVSRAH 型の装置であり、

例えば行アドレスAO~A8, A17, A18 を入力する 行アドレスバッファ10、例えば列アドレスA9~ A16 を入力する列アドレスバッファ11、コントロ ール回路12、例えば1メガビット(1Hb)の容量を もち4個並列に配列されたメモリマクロセル13-1 ~13-4、及び入出力パッファ(以下、1/0 バッフ ァという)14を備えている。行アドレスバッファ 10は行アドレスバス15を介して各メモリマクロセ ル13-1~13-4に接続され、同じく列アドレスバッ ファ11は列アドレスバス16を介して各メモリマク ロセル13-1~13-4に接続されている。コントロー ル回路12はコントロールバス17を介して各メモリ マクロセル13-1~13-4に接続され、チップセレク ト信号で三によりメモリマクロセル13-1~13-4の 1つを選択し、読み出し信号/外部リフレッシュ 信号OE/RFSIIにより各メモリマクロセル13-1~ 13-4に対するデータの読み出しあるいは外部から のリフレッシュ動作の制御を行い、さらに書き込 み信号WEにより各メモリマクロセル13-1~13-4 に対するデータの書き込みを制御するための回路 である。各メモリマクロセル13-1~13-4は、通常のRAM で構成されており、ノーマルワードラインとビットラインに接続された1Mb のRAM メモリセル、リフレッシュワードライン、及びデコーダ等をそれぞれ有し、入出力バス(以下、I/O バスという)18を介してI/O バッファ14に接続されている。I/O バッファ14は例えば8つの入出力信号I/O 1~I/O 8の増幅とレベル変換を行う回路である。

また第1図には、内部リフレッシュ回路19が設けられ、その内部リフレッシュ回路19の出力側がリフレッシュアドレスカウンタ20の入力側に接続され、リフレッシュアドレスカウンタ20の出力側が行アドレスバス15及び列アドレス16にはアドレス変化検出器21の入力側が接続され、そのアドレス変化器21の出力側がコントロールクロック発生器22の出力側が各メモリマクロセル13-1~13-4に接続されている。

ここで、内部リフレッシュ回路19はメモリ動作 とは非同期に内部リフレッシュ信号REFを発生し てメモリセルをリフレッシュさせるための回路で あり、パルス発生回路30、リフレッシュコントロ ーラ31、及びタイマカウンタ32を備えている。パ ルス発生回路30は、各メモリマクロセル13-1~ 13-4とは非同期で動作し、所定周期のパルス信号 OSCを生成してそれをリフレッシュコントロー ラ31に供給する回路である。リフレッシュコント ローラ31は、パルス個号OSC、チップセレクト 信号CE、読み出し信号/外部リフレッシュ信号 OE / RFSII、及び外部信号PS が入力され、その 外部倡号PSにより、外部制御によるリフレッシ ュモード(以下、外部制御リフレッシュモードと いう)か、あるいは内部制御によるリフレッシュ モード(以下、内部制御リフレッシュモードとい う)かの選択を行う回路である。タイマカウンタ 32は、リフレッシュコントローラ31の出力に基づ OSCを計数して内部リフレッシュ信号REF を生 成し、それをリフレッシュアドレスカウンタ20に

与える回路である。このタイマカウンタ32はアドレス変化検出器21の出力信号ATD に基づき、内部制御リフレッシュモード時においてリフレッシュ動作とノーマル動作とが競合した場合に、どちらを先に行うかの判定を行う機能を有している。

リフレッシュアドレスカウンタ20は、タイマカウンタ32からの内部アドレス信号REF に基づきリフレッシュアドレスを生成し、それを行アドレスバス15を通して各メモリマクロセル13-1~13-4及びアドレス変化検出器21は、タイマカウンタ32の出力に基づき行アドレスバス15及び列アドレスバス16上のアドレスの変化を検出し、出力信号ATDをタイマカウンタ32及びコントロールクロック発生器22に与えてメモリマクロセル13-1~13-4のリフレッシュ助作を行わせる回路である。コントロールクロック発生器22は、アドレス変化検出器21の出力に基づきクロック信号を生成し、それを各メモリマクロセル13-1~13-2に供給する回路である。

第3図は第1図中のパルス発生回路30の一構成

例を示す回路図である。このパルス発生回路30は 任意の周波数のバルス信号OSCを出力できる回 路梢成になっており、リングオシレータ等の発振 器40を有し、その発振器40の出力側に複数個の分 周回路41-1~41-3が縦続接続されている。また、 低レベル(以下、"し"という)の外部倡号PS を入力する端子42-1、及び高レベル(以下、"H" という)の信号が供給されレーザや過電流等によ って切断可能な端子42-2~42-4が設けられている. 発掘器40の出力側と端子42-1は否定論理和ゲート (以下、NOR という) 43-1の入力側に接続され、 分周回路41-1の出力側と端子42-2はNOR43-2 の入 力側に、分周回路41-2の出力側と端子42-3は NOR43-3 の入力側に、さらに分周回路41-3の出力 側と端子42-4はNOR43-4 の入力側にそれぞれ接続 されている。各NOR43-1 ~43-4の出力側はNOR44 の入力側に接続され、そのNOR44 の出力側からバ ルス信号OSCが出力される構成になっている。

このパルス発生回路30において、各NOR42-2 ~ 43-4の一方の入力が"H"の間は、発振器40の出

リフレッシュコントローラ31は、インバータ50, 51, 52, 53、否定論理積ゲート(以下、NANDとい う) 54, 55, 56, 57、NOR58 、及び遅延回路59を 有している。外部信号PSはインバータ51で反転 され、NAND55で読み出し信号/外部リフレッシュ 信号OF/RFSIIとの否定論理積がとられ、さらに NAND56でパルス信号OSCとの否定論理積がとら れた後、タイマカウンタ32へ入力される。読み出 し信号/外部リフレッシュ信号OE/RFSIIはイン バータ50で反転され、NAND54でチップセレクト信 母で亡との論理積がとられ、さらにNOR58で外部 信号アラとの否定論理和がとられた後、ノード N58 に出力される。ノードN58 の信号は遅延回路 59で遅延し、インバータ52で反転された後、 NAND57によって該ノードN58 の信号との否定論理 積がとられる、NAND57の出力はインバータ53で反 転され、ノードN53 に出力されてタイマカウンタ 32に供給される構成になっている。

タイマカウンタ32は、端子D, CK, S, Q, G をもつ6個の遅延型フリップフロップ(以下、FF カがNOR43-1 , 44を通してパルス信号OSCの形 で出力される。例えば、端子42-4の部分がレーザ や過電流等により切断されると、NOR43-4 に対し て"H"の入力がなくなり、分周回路41-3の出力 がそのNOR43-4 及びNOR44 を通してパルス信号 **OSC**の形で出力される。そのため、得たい周波 数に対応する端子42-2~42-4部分を切断すること により、パルス信号OSCの周波数をプログラム することが可能となる。なお、外部信号下下が供 給される端子42-1を例えば外部引出し用のボンデ ィングパッドにしておけば、プローブによるテス ト時においてそのアローブの出力を "H" または "し"に変化させることにより、その端子42-1の レベルを選択することができる。テスト後はその 端子42-1を大地または電源に接続することにより、 その端子レベルの"L"または"H"の選択が可

第4図は第1図中のリフレッシュコントローラ 31及びタイマカウンタ32の一構成例を示す回路図 である。

という)60-1~60-6、10個のインバータ61~70、8個のNAND71~78、2個のNOR79,80、及び遅延回路81を有している。1段目のFF60-1はその端子CKがリフレッシュコントローラ31におけるNAND56の出力側に接続され、その端子Dとびが共通接続され、その端子SがノードN72を介してNAND72の出力側に接続され、その端子Qが2段目FF60-2の端子CKに接続されている。以下同様に、2段目FF60-2から6段目FF60-6まで縦続接続されている。リフレッシュコントローラ31におけるノードN58の信号はインバータ61で反転されると共に、バルス信号OSCはインバータ62で反転され、それらのインバータ61,62の出力がNAND71により否定論理積がとられた後、ノード71に出力されNAND72に与えられる。

5 段目 FF60-5における端子 Qの信号はノード N60 に出力され、インバータ63で反転され、 NAND73によりアドレス変化検出器21の出力信号 ATD との否定論理積がとられた後、ノードN73 に 出力されて NAND72に与えられる。6 段目 FF60-6に

おける端子Qの信号はインバータ68で反転されてノードN68 に出力され、NAND75によりノードN60 の信号との否定論理積がとられてノードN75 に出力され、さらにインバータ67で反転された後、ノード67に出力されてNOR79 に与えられる。一方、ノードN68 の信号は、NOR80 によりノードN60 の信号との否定論理和がとられてノードN80 に出力され、NAND76によりアドレス変化検出器20の出力信号との否定論理積がとられた後、NAND77、78からなるフリップフロップに入力される。

1

そのフリップフロップの出力は、インバータ69、70を通してノードN70 に出力され、NOR79 に与えられる。NOR79 はノードN53 、N67 、N70 の信号の否定論理和をとる。そのNOR79 の出力はインバータ66で反転され、NAND74により、チップ内部で発生するパワーオン時のイニシャルセット信号下N下との否定論理積がとられ、さらにインバータ65で反転された後、内部リフレッシュ信号REFとして出力されて、第1図のリフレッシュアドレスカウンタ20に与えられる。この内部リフレッシ

内部リフレッシュ信号REF も "L" に初期化され る。信号OE/RFSHが"H"なので、ノードN72 が"H"で、各FF60-1~60-6はリセット状態にな っている。信号OE/RFSIIが "H" から "L" に なると、ノードN58 , N53 が "H"になり、遅延 回路59の遅延で、ノードN53 は "H" から "L" になる。ノードN58 は偕母OE/RFSIIに同期して "H"から"L"になる。また外部信母戸宮が "し"だと、NAND55がイネーブルとなり、信号 ○下/RFSIIが:"L"になってバルス信号OSOが 1 段目FF60-1の端子CKに入力する。FF60-5, 60-6 の状態が確定するまでの時間より信号OE/RFSII が"し"になっている時間が十分知いという条件 では、FF60-5, 60-6の出力は、FF60-5の端子Qに 接続されたノードN60 が"H"、FF60-6の端子Q 及びインバータ68に接続されたノードN68 が"L" のままなので、NOR79 がノードN53 の状態だけで 決定する。従って内部リフレッシュ信号REF はノ ードN53 に同期してインバータ65から出力される。 信号OE/RFSIIが"し"から"H"になると、

ュ信号REF は遅延回路81で遅延し、インバータ64で反転された後、ノードN64に出力されてNAND72,78に与えられる。NAND72ではノードN64、N71、N73の信号の否定論理積をとり、その出力信号をノードN72に出力して各FF60-1~60-6の端子Sに供給する構成になっている。

以上のように構成される半導体メモリ装置の動作を(1)外部制御リフレッシュ時と、(2)内部制御リフレッシュ時と、(2)内部制御リフレッシュ時とに分け、第5図~第9図を参照しつつ説明する。なお、第5図~第9図は、第1図、第3図及び第4図の動作を説明するためのタイミングチャートであり、それらの図面中、M,H+1は外部アドレス、N,N+1,N+2はリフレッシュアドレスを表わしている。

- (1) 外部制御リフレッシュ時 (PS= "L")
- (i)外部の読み出し信号/外部リフレッシュ 信号OE/RFSIIでリフレッシュサイクルを決定す る場合(第5図)

第4図のイニシャルセット信号 TNTが "L" から "H" になることで、NAND77がイネーブル、

NAND56はディスエーブルとなり、パルス信号 **OSCは1段目FF60-1に入力せずノードN71 も** "L"になるので、FF60-1~60-6は初期状態とな る。内部リフレッシュ信号REF の立上りと立下り で、第1図のアドレス変化検出器21が出力し、そ の最初の出力信号ATD の出力を受けてメモリマク ロセル13-1~13-4のリフレッシュワードラインが 立上り、リフレッシュアドレスカウンタ20で選定 されたリフレッシュアドレスNのリフレッシュを 行う。リフレッシュ終了後、リフレッシュアドレ スはリフレッシュアドレスカウンタによりN+1 に カウントアップされる。また次のアドレス変化検 出器21の出力倡号ATD の立上りにより、メモリマ クロセル13-1~13-4のノーマルワードラインが立 上り、アドレスAO~A18 における外部アドレスM のリフレッシュを行う。この場合のリフレッシュ サイクルは信号OE/RFSHのサイクルとなる。

(ii)外部の読み出し信号/外部リフレッシュ 信号OE/RFSHとタイマカウンタ32でリフレッシュを制御する場合(第6図) この場合は信号OE/RFSIIでリフレッシュサイクルを決定するのではなく、パルス信号OSOを 入力とするタイマカウンタ32中のFF60-1~60-6で リフレッシュサイクルを決定する場合である。

信号OE/RFSIIの立下り時は、第5図と同様に ノードN58 が "H"となるが、信号OE/RFSHが "L"のままなのでそのノード58も"H"を保持 する. ノードN58 が "H" になったのを受けてノ ードN53 が"H"になり、遅延回路59による遅延 を受けてそのノードN53 が "L"となることで、 第5図と同様にリフレッシュアドレスNのリフレ ッシュと外部アドレスMのリフレッシュを行う. また、内部リフレッシュ信号REF が反転されたノ ードN64 上の信号は、遅延回路81により遅延を受 けて第6図のようになり、そのノードN64 が "L" の間、ノードN72 が "H"となるのでFF60-1~ 60-6はリセットされている。内部リフレッシュ倡 **母REF が "L"となり、ノードN72 が "L"にな** った時点から、FF60-1~60-6はセットされ、 パルス信号OSCを受けてそのFF60-1~60-6が動

た、リフレッシュアドレスカウンタ19で生成されるリフレッシュアドレスは、リフレッシュアドレス R+1 のリフレッシュ終了後、N+2 にカウントアップされる。

(2) 内部制御リフレッシュ時(PS="H") なお、この場合は外部信号PSが"H"なので、ノードN58, N53 がともに"L"に固定され、読み出し信号/外部リフレッシュ信号OE/RFSHによる影響は受けない。

(i)リフレッシュのみを行う場合(第7図) この場合は信号OE/RFSIIによるコントロール ではなく、タイマカウンタ32のみでリフレッシュ を行う場合である。動作は前記第6図のタイマカ ウンタ32によるリフレッシュと同じである。パル ス信号OSOによりタイマカウンタ32のFF60-1~ 60-6が動き、5段目FF60-5の出力側ノードN60と 6段目FF60-6の出力側ノードN68が"H"になっ た時、内部リフレッシュ信号REFが出力される。 内部リフレッシュ信号REFのリセットは、遅延回 路81の遅延分でノードN72が"H"になり、その きはじめる.

5 段目FF60-5の出力側ノードN60 及び 6 段目 FF60-6の出力側ノードN68 が "H" になった時、 NAND75の出力側ノードN75 が"L"となり、ノー ドN53 . N70 も "L"となっているので、内部リ フレッシュ信号REF が"H"となる。その内部リ フレッシュ信号REF は遅延回路81を通りノード N72 が "H" になることで、FF60-1~60-6がリセ ットされ、ノードNGO , NG8 はそれぞれ初期状態 "L", "H"となる。これにより内部リフレッ シュ信号REF は"し"となる。ノードN72 が"し" になった時点からFF60-1~60-6はセットされ、パ ルス信号OSCを受けてFF60-1~60-6が動きはじ める。信号OE/RFSIIによる内部リフレッシュ信 母REF の立上りと立下り時、第1図のアドレス変 化検出器21が出力してリフレッシュ動作を行うの と同様に、タイマカウンタ32から出力される内部 リフレッシュ信号REF の立上りと立下り時、アド レス変化器21が出力し、リフレッシュアドレス N+1 , 外部アドレスMのリフレッシュを行う。ま

信号REFが"L"にリセットされる。

(ii) ノーマルアクセスとリフレッシュ競合時 内部制御リフレッシュの場合、ノーマルアクセ スとリフレッシュ動作は非同期に行われる。そこ で、タイマカウンタ32のリフレッシュサイクルを 2つの領域に分け、一方はノーマルアクセスを先 行して行い、ノーマルアクセス終了後にリフレッ シュを行う場合、他方はリフレッシュを先行し、 リフレッシュ終了後にノーマルアクセスを行う場 合に分けた。なお、第7図において、ノードN72 が"L"になりFF60-1~60-6がイネーブルになっ てからそのFF60-5の出力側ノードN60 が "L" に なるまでの時間をノーマルアクセス優先領域、ノ ードN60 が "L" から "H"になるまでの時間を リフレッシュ優先領域と指定した。また第1図の I/O バッファ14の入出力信号I/O 1~I/O 8は、 リフレッシュ動作中、ハイインピーダンス(以下、 "HZ"という)状態になっている。

(ii)(a) ノーマルアクセス優先領域でノーマルアクセスリクエストがきた場合(第8図)

ノーマルアクセス優先領域で外部アドレスAO〜A18 が変化し、ノーマルアクセイリクエストがきた場合、そのアドレスの変化を受けて第1図のアドレス変化検出器21が立上り、その出力信号ATOがNAND76、73に入力する。しかし、5段目FF60-5の出力側ノードN60が"H"なのでNOR80の出力側ノードN80が"L"となり、さらにインバータ63の出力が"L"なので、アドレス変化検出器21の出力信号ATD は内部リフレッシュ信号REFに対して無関係となり、その出力信号ATD がメモリマクロセル13-1〜13-4のノーマルワードラインを立上げ、ノーマルアクセスを実行する。この場合のリフレッシュは、前記第7図と同様に、ノードN60、N68が"H"になった時に行われる。

(ii)(b) リフレッシュ優先領域でノーマルアクセスリクエストがきた場合(第9図)

リフレッシュ優先領域で外部アドレスAO〜A18が変化し、ノーマルアクセスリクエストがきた場合、そのアドレスの変化を受けて第1図のアドレス変化検出器21が立上り、その出力信号ATDは

〒14の入出力信号I/0 1~I/0 8を用いてメモリテスタ等でチップの本来のリフレッシュ時間をモニタすれば、メモリセル間のばらつきを測定できる。そしてデータ保持時間の最も短いメモリセルを基準にしてバルス発生回路30で生成されるバルス信号OSCの周期を選定し、しかる後、内部制御リフレッシュモードに設定すれば、最適なリフレッシュ時間でメモリマクロセル13-1~13-4をリフレッシュできる。また、データ保持時間の最も短いメモリセルが標準のデータ保持時間よりも長い場合、リフレッシュの時間間隔(インターバル)を長くすることができるため、低消費電力という効果も期待できる。

なお、本発明は図示の実施例に限定されず、例えばメモリのビット数を他の数にしたり、あるいは第1図の装置全体を他の回路構成に変形することも可能である。さらに、内部リフレッシュ回路19で生成される内部リフレッシュ信号REFの周波数をタイマカウンタ32側で変更可能なように、そのタイマカウンタ32を第4図と異なる回路で構成

NAND76. 73に入力する。リフレッシュ優先領域で はノードN60 , N68 がともに"し"となって、 NAND76がイネーブル状態にあるため、アドレス変 化検出器21の出力信号ATD を受けて内部リフレッ シュ信号REF が出力される。また、NAND73もイネ ープル状態にあるため、出力信号ATD が"H"の 間、FF60-1~60-6をリセットする。このリセット により、ノーマルアクセスによるアドレス変化検 出器21の立上り直後に内部リフレッシュ信号REF に対する出力信号ATD が立上らないようにしてい る。内部リフレッシュ信号REF は、遅延回路81の 遅延分でリセットされる。この場合、ノーマルリ クエストによる外部アドレスAO~A18 の変化で立 上った出力信号ATD により、内部アクセス信号 REF を出力し、まずリフレッシュアドレスNのリ フレッシュを行う。次いで、内部リフレッシュ信 号REF の立下りによって立上る出力信号ATD によ り、外部アドレスMのノーマルアクセスを行う。

本実施例では、外部信号PSを"し"にして外 部制御リフレッシュモードに設定し、I/O パッフ

することも可能である.

(発明の効果)

以上詳細に説明したように、本発明によれば、 外部入力により外部制御リフレッシュと内部制御 リフレッシュの切換えが行えるため、ビットばら つきによるリフレッシュ時間に完全に対応でき、 内部制御リフレッシュ時のリフレッシュインター バルをチップのもつリフレッシュ時間にプログラ ムすることができ、それによって低消費電力化と いう効果も期待できる。


4. 図面の簡単な説明


第1図は本発明の実施例を示す半導休メモリ装置の構成ブロック図、第2図は従来の半導休メモリ装置の機略構成図、第3図は第1図中のパルス発生回路の回路図、第4図は第1図中のリフレッシュコントローラ及びタイマカウンタの回路図、第5図、第6図、第7図、第8図及び第9図は第1図、第3図及び第4図の動作を示すタイミングチャートである。


特開昭63-206994(9)


10……行アドレスバッファ、11……列アドレスバッファ、12……コントロール回路、13-1~13-4 ……メモリマクロセル、14……I/O バッファ、15 ……行アドレスバス、16……列アドレスバス、17 ……コントロールバス、18……I/O バス、19……内部リフレッシュ回路、20……リフレッシュアドレスカウンタ、21……アドレス変化検出器、22… …コントロールクロック発生器、30……バルス発生回路、31……リフレッシュコントローラ、32… …タイマカウンタ、A0~A16 ……アドレス、I/O 1~I/O 8……入力出力信号、OE/RFSII… … 読み出し信号/外部リフレッシュ信号、OSO ……バルス信号、PS……外部信号、REF ……内部リフレッシュ信号。

出願人代理人 柿 本 恭 成












第1図中のパルス発生回路 第3図







時開昭63-206994 (12)

